IC設計
IP
FPGA設計
FPGA評測
DO-254
電子電路設計與仿真
先進半導體工藝器件建模
半導體熱測試
電子散熱仿真
流體仿真
電氣平臺工程
信息化管理方案
SiP系統級封裝技術
解決方案    

ASIC/SoC驗證

更新日期:2018-01-22 17:27:24  瀏覽次數:5988次  作者:admin  【打印此頁】  【關閉


SoC/FPGA設計驗證流程是一個復雜的過程,它由多個工作環節組成,對于工程師團隊來說哪一個環節沒有把握好都有可能會引入嚴重的設計問題。設計團隊和驗證團隊從對產品規格書的需求分析開始,將工作分解為各個流程塊,當所有的流程塊都被完成之后,我們才能確保SoC/FPGA的設計質量可以滿足產品的需求,Mentor公司對SoC/FPGA的工作流程提供了全套的驗證工具支持奧。


QuestaMentor公司基于多項行業領先技術、支持業界所有標準、面向復雜大規模SoC/FPGA驗證而推出的完整的驗證平臺,是Mentor驗證平臺的核心技術。同時Questa也是目前市場上單一引擎的高性能驗證解決方案,全面整合了包括測試自動化、ABVCDV以及驗證管理等在內的最新一代的驗證技術。作為驗證技術的基礎,Questa平臺可以和Mentor公司其它的產品實現整合,定制面向特殊方法學的可擴展驗證解決方案肯。






整個驗證平臺包含的重要技術有如下:


QuestaSim - 集成了UVM方法學的功能驗證技術

Questa CDC - 跨時鐘域分析技術

Questa VIP - 支持廣泛協議的驗證IP庫

Questa Formal - 形式化檢查技術

Questa Codelink - 軟硬件協同驗證技術

Veloce - 硬件仿真技術

FormalPro - 邏輯等價性檢查技術

ProFPGA - 基于FPGA的原型驗證技術


集成了UVM方法學的功能驗證技術QuestaSim

QuestaSim是Mentor公司基于多項行業領先技術、支持業界所有標準、面向復雜大規模IP/ASIC/SoC驗證而推出的完整的驗證平臺,同時QuestaSim也是目前市場上單一引擎的高性能驗證解決方案,全面整合了包括測試自動化、ABV以及CDV等在內的最新一代的驗證技術,同時QuestaSim也構成Mentor公司可擴展驗證解決方案的重要組成部分思。



跨時鐘域檢查技術Questa CDC

Questa CDC提出了一整套跨時鐘域驗證解決方案。它可自動識別設計中全部時鐘域,能夠發現設計中跨時鐘域信號的同步器有無缺失,實現針對多時鐘電路設計中經常出現的亞穩態等問題的極早發現與修復。同時,利用CDC-FX引擎可在異步時鐘域之間信號進行再交錯(Reconvergence)驗證時,可以提供亞穩態植入功能,對電路是否可以承受亞穩態進行徹底的驗證。


支持廣泛協議的驗證IP庫Questa VIP

Questa VIP是一些列基于標準SV UVM組件的高性能驗證IP庫,其與仿真環境緊密結合,支持ARM AMBA、Ethernet、MIPI、PCIe、USB、Rapid IO、1553、SpaceWire等眾多協議。其將高級的事務級調試、廣泛的協議斷言、功能覆蓋率、測試計劃及測試序列有機組合,從而可以幫助驗證工程師非常方便地開展協議符合性確認,并顯著加速RTL Signoff工作。


形式化檢查技術Questa Formal

Mentor公司的Questa Formal形式驗證解決方案集成了業界最強大的靜態與動態形式驗證技術,同時結合了在業界廣泛應用的基于斷言的驗證技術,從而幫助設計與驗證工程師快速且可預測地實現時序收斂。Questa Formal可以應用于模塊級,也可以用于芯片級,而且替代了傳統的testbench與大量的偽隨機測試向量。


軟硬件協同驗證技術Questa Codelink

在復雜的SoC系統設計中,進行硬件設計驗證、軟件設計驗證的同時,實現軟硬件交互的設計與驗證成為縮短設計周期,盡早完成系統設計的關鍵。Questa Codelink作為主流的軟硬件協同驗證(仿真)工具,可以很好的用來在系統設計早期,建立完整的軟硬件協同的系統設計驗證環境,極大的克服了傳統嵌入式系統開發的設計周期瓶頸。


硬件仿真技術Veloce

Mentor公司的Veloce系列硬件仿真器是當前業界速度最快的硬件加速與仿真技術解決方案,為SoC芯片與嵌入式系統的驗證提供了豐富且獨特的硬件加速與仿真平臺。借助Veloce快速的編譯速度、精確的模擬、高效率的調試及完整的信號可視性等技術,芯片或系統級設計的驗證效率獲得了顯著提升。Veloce是真正的企業級驗證系統,在傳統的在線仿真模式(ICE)上可使用高級的事務級加速方式。另外,Veloce2為設計者提供了眾多常用的軟硬件驗證資源,幫助設計者迅速搭建可擴展的多用戶驗證環境,帶來了非同尋常的投資收益。Veloce硬件仿真器的交互式調試、完全的信號可視性與類似QuestaSim軟件仿真器的調試界面,為當今眾多仿真驗證工程師提供了極為友好的驗證手段。


邏輯等價性檢查技術FormalPro

隨著FPGA和SoC設計的復雜度越來越高,設計驗證要求處理的速度和容量,復雜度迅速增加,并且要求具有強大的可調試能力。FormalPro提供比仿真快的多的驗證方式。它支持RTL和門級電路,可以在很短的時間內驗證邏輯綜合,DFT測試插入,時鐘樹綜合,和ECO變化,以及布局布線后的網表邏輯變化。相比之下,動態仿真則要數小時甚至幾天才能完成。當發現區別時,FormalPro提供強有力的調試手段確定原因,自動對應到相應電路,大幅度縮短調試時間。FormalPro是目前業界唯一對ASIC/SoC與FPGA同時具備良好支持的等效性驗證技術產品


基于FPGA的原型驗證技術ProFPGA

proFPGA產品系列提供一套完整的且具有高度模塊化的多FPGA解決方案,這一產品系列極大滿足了基于FPGA原型驗證領域的需求。其產品系列可分為幾大類:三類主板(單核、雙核和四核),不同類型的FPGA模塊(Xilinx? Virtex? UltraScale?/UltraScale+?, Virtex? 7, Kintex?,Zynq? 和Intel? Stratix?),一套互連板卡/線纜,各類子卡,諸如DDR3/DDR4內存卡,或者高速接口卡,諸如PCIe、USB3.0和千兆以太網。


上一篇:ASIC/SoC設計   下一篇:IC設計研發管理
  • 奧肯思總部
  • 電話:010-68058081
  • 傳真:010-10-68058085
  • 地址:北京市朝陽區朝外西街3號兆泰國際中心C座501A?
  • 奧肯思研發與培訓中心
  • 電話:010-82346812
  • 傳真:010-82346802 ext.8002
  • 地址:北京市海淀區中關村軟件園3號樓B座二層1219室
  • 奧肯思上海分公司
  • 電話:021-54591058
  • 地址:上海市徐匯區龍華中路596號綠地中心A座501室(200032)
  • 奧肯思成都分公司
  • 電話:028-86716980
  • 傳真:028-86716983 -109
  • 地址:成都市青羊區蜀金路1號金沙萬瑞中心C座1706-1707室
               法律聲明     網站地圖     加入奧肯思     友情鏈接     幫助中心     關于奧肯思

Copyright 2014 acconsys All Rights Reserved 京ICP備12034336號-1

版權所有:奧肯思(北京)科技有限公司  技術支持:上海網站建設

广东时时彩地址在哪里